1. Kondisi[Kembali]
Percobaan 3 Kondisi 15
Buatlah rangkaian seperti gambar percobaan 3.b, ubah seluruh IC TTL dengan IC CMOS
2. Gambar Rangkaian Simulasi[Kembali]
Percobaan 3 Kondisi 15
3. Video Simulasi[Kembali]
4. Prinsip Kerja[Kembali]
D Flip-Flop memiliki rangkaian dalam seperti berikut:
Pada kondisi 23 ini, kita misalkan clock bersifat active high (1). Ketika D berlogika 0 maka gerbang NAND yang pertama memiliki input 0 dan 1 maka outputnya bernilai 1 karena proses perkaliannya menghasilkan angka 0 dan di NOT kan menjadi 1.
Pada gerbang NAND yang kedua, input D berlogika 1 karena melewati gerbang NOT telebih dahulu sehingga nilai D yang awalnya berlogika 0 diubah menjadi logika 1, kemudian logika 1 ini masuk ke input gerbang NAND yang kedua dan dikalikan dengan clock yang berlogika 1, maka output gerbang AND yang kedua adalah 1 yang kemudian dibalikkan (di NOT kan) menjadi berlogika 0.
Output tersebut menjadi input pada gerbang NAND ketiga dan keempat, dimana output gerbang NAND ketiga akan menjadi input gerbang keempat begitupun sebaliknya.
Ketika input gerbang NAND yang ketiga adalah 1 maka output yang didapat adalah 0 karena proses perkalian inputnya bernilai 1 setelah itu di NOT kan menjadi logika 0, maka output Q berlogika 0
Begitupun dengan gerbang NAND keempat, ketika didapatkan output gerbang NAND ketiga adalah 0, maka input gerbang NAND keempat adalah 0 dan 0, ketika dikalikan akan menghasilkan 0 kemudian di NOT kan, maka diperoleh output Q' adalah berlogika 1
Berikut adalah Truth Table dari D Flip-Flop:
Pada JK Flip-Flop, J berlogika 1 dan K berlogika 0 serta clock active low
Rangkaian dalam dari JK Flip-Flop:
Pada JK Flip-Flop, J berlogika 1 dan K berlogika 0 serta clock active low.
J yang berlogika 1 dan clock berlogika 0 akan dikalikan sehingga pada gerbang NAND yang pertama menghasilkan output 1 dikarenakan inputnya berbeda yaitu ada 1 dan ada 0, maka ketika dikalikan menghasilkan 0 setelah itu di NOT kan menghasilkan logika 1. output ini akan menjadi input gerbang NAND setelahnya. Kita anggap kaki input yang satunya berlogika 0 maka ketika dikalikan dan di NOT kan maka menghasilkan output Q bernilai 1
K yang berlogika 0 dikalikan dengan clock berlogika 0 dan input yang berasal dari output Q yaitu 1, maka menghasilkan output 0 dan setelah itu di NOT kan menjadi logika 1. maka gerbang NAND yang selanjutnya memiliki input yang berlogika 1 dan 1 (berasal dari input Q=1) maka ketika input 1 dikalikan dengan 1 dan kemudian di NOT kan maka menghasilkan output Q' adalah 0
5. Download File[Kembali]
- File rangkaian percobaan 2 kondisi 13 disini
- Vidio rangkaian percobaan 2 kondisi 13 disini
- File HTML disini
- Download Datasheet NAND disini
- Download Datasheet Switch disini
Komentar
Posting Komentar