HANIF FAIDIL

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja   5. Download File 1. Kondisi [Kembali] Percobaan 3 Kondisi 15 Buatlah rangkaian seperti gambar percobaan 3.b, ubah seluruh IC TTL dengan IC CMOS 2. Gambar Rangkaian Simulasi [Kembali] Percobaan  3 Kondisi 15 3. Video Simulasi [Kembali] 4. Prinsip Kerja [Kembali] D Flip-Flop memiliki rangkaian dalam seperti berikut: Pada kondisi 23 ini, kita misalkan clock bersifat active high (1). Ketika D berlogika 0 maka gerbang NAND yang pertama memiliki input 0 dan 1 maka outputnya bernilai 1 karena proses perkaliannya menghasilkan angka 0 dan di NOT kan menjadi 1.  Pada gerbang NAND yang kedua, input D berlogika 1 karena melewati gerbang NOT telebih dahulu sehingga nilai D yang awalnya berlogika 0 diubah menjadi logika 1, kemudian logika 1 ini masuk ke input gerbang NAND yang kedua dan dikalikan dengan clock yang berlogika 1, maka output gerbang AND yang kedua

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja   5. Download File 1. Kondisi [Kembali] Percobaan 2 Kondisi 13 Buatlah rangkaian seperti gambar percobaan 2 ubah besar sumber dengan 3V dengan output seven segment common anoda 2. Gambar Rangkaian Simulasi [Kembali] Percobaan 2 Kondisi 13 3. Video Simulasi [Kembali] 4. Prinsip Kerja [Kembali] D Flip-Flop memiliki rangkaian dalam seperti berikut: Pada kondisi 23 ini, kita misalkan clock bersifat active high (1). Ketika D berlogika 0 maka gerbang NAND yang pertama memiliki input 0 dan 1 maka outputnya bernilai 1 karena proses perkaliannya menghasilkan angka 0 dan di NOT kan menjadi 1.  Pada gerbang NAND yang kedua, input D berlogika 1 karena melewati gerbang NOT telebih dahulu sehingga nilai D yang awalnya berlogika 0 diubah menjadi logika 1, kemudian logika 1 ini masuk ke input gerbang NAND yang kedua dan dikalikan dengan clock yang berlogika 1, maka