Laporan Akhir 2 Modul 2
2. Alat dan Bahan
[Kembali]
e. Logic Probe
Logic Probe dijadikan sebagai hasil keluaran atau output. Dimana akan menampilkan logika 0 atau logika 1
f. Clock
Gambar 3.1 Rangkaian T Flip-Flop Menggunakan Modul D'Lorenzo
Gambar 4.1 T Flip-Flop
Pada T Flip-flop, terdapat rangkaian dalam yang berisi beberapa gerbang NAND yang dimana input T adalah sama pada kedua gerbang NAND bagian kiri, dimana pada T Flip-flop ini yang kita variasikan adalah clocknya saja, karna input T bernilai sama pada kedua gerbang. Input T dan clock masuk pada kaki input masing-masing gerbang NAND bagian kiri, setelah itu menghasilkan output yang akan menjadi input di gerbang NAND sebelah kanan, output gerbang NAND bagian kanan akan menjadi input juga pada kaki gerbang NAND sebelah kiri dan juga input gerbang NAND yang ada diseberangnya. nilai T tidak mempengaruhi berubahnya output, tetapi ketika kita mengubah clock dari logika 1 ke logika 0 (falling) maka akan terjadi perubahan output yang berbeda dari sebelumnya.
5. Video Rangkaian
[Kembali]
Video Percobaan 2 Menggunakan Modul D'Lorenzo
6. Analisa
[Kembali]
7. Link Download
[Kembali]
Komentar
Posting Komentar