Laporan Akhir 1 Modul 2

Oktober 30, 2024

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

Gambar 1.1 Data Hasil Percobaan

2. Alat dan Bahan [Kembali]

ALAT DAN BAHAN

a. D Flip-Flop (7474)
b. JK Flip-Flop (74LS112)

c. Switch SPDT

d. VCC

e. Ground

f. Logic Probe

Logic Probe dijadikan sebagai hasil keluaran atau output. Dimana akan menampilkan logika 0 atau logika 1

g. Clock

3. Rangkaian Simulasi [Kembali]

Gambar 3.1 Percobaan dengan memvariasikan nilai input B1=1 dan B0=0 dan yang lainnya don't care

Gambar 3.2 Percobaan dengan memvariasikan nilai input B1=0 dan B0=1 dan yang lainnya don't care

Gambar 3.3 Percobaan dengan memvariasikan nilai input B1=0 dan B0=0 dan yang lainnya don't care

Gambar 3.4 Percobaan dengan memvariasikan nilai input B1=1 dan B0=1 dan yang lainnya don't care dan memvariasikan B3 yang sebagai clock

Gambar 3.5 Percobaan dengan memvariasikan nilai input B0=B1=B4=B5=1 dan yang lainnya don't care dan memvariasikan B3 yang sebagai clock

Gambar 3.6 Percobaan dengan memvariasikan nilai input B0=B1=B2=1 dan B4=B6=0 serta B5=don't care kemudian memvariasikan B3 yang sebagai clock

Gambar 3.7 Percobaan dengan memvariasikan nilai input B0=B1=B2=B4=1 dan B5=B6=diputuskan (open circuit) serta memvariasikan B3 yang sebagai clock

4. Prinsip Kerja Rangkaian [Kembali]

Pada JK Flip-Flop terdapat rangkaian dalam yang berisikan beberapa gerbang logika, disini yang digunakan adalah gerbang NAND. Dimana input J dan K ditentukan menggunakan switch SPDT apakah itu terhubung ke Vcc (logika 1) ataupun terhubung ke ground (logika 0). ketika input J dan K ditentukan, maka selanjutnya adalah memvariasikan nilai clock. Ketika 2 nilai tersebut telah ditentukan, maka telah diperoleh 2 input pada kaki gerbang NAND yang bagian awal, kemudian kaki ketiganya ditentukan dari output gerbang NAND lainnya sehingga output JK Flip-Flop diperoleh, yang mana akan sesuai dengan truth table. Pada percobaan 1 telah dilakukan beberapa variasi input pada JK Flip-Flop melalui switchnya, dan diperloeh output beragam yang dihasilkan seperti pada gambar rangkaian simulasi diatas

Gambar 4.1 JK Flip-Flop

Pada rangkaian D flip-flop, input yang bertindak sebagai D adalah sama, tetapi salah satunya dimasukkan ke gerbang NOT. kemudian D dan CLK akan masuk sebagai input pada gerbang NAND yang mana akan menghasilkan output Q dan Q' sebagaimana kondisi input yang ditentukan seperti pada tabel kebenarannya.