Laporan Akhir 2 Modul 1
Gambar 1.1 Data Hasil Percobaan
2. Alat dan Bahan
[Kembali]
1. Gerbang Not
Gerbang NOT sering juga disebut sebagai rangkaian inventer (pembalik). Tugas rangkaian NOT (pembalik) ialah memberikan suatu keluaran yang tidak sama dengan masukan.
2. Gerbang AND
Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki prinsip kerja perkalian. Nilai output akan berlogika 1 jika semua nilai input logika 1, dan jika salah satu atau lebih input ada yang berlogika 0 maka output akan berlogika 0.
3. Gerbang OR
Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input logika 1 maka output akan berlogika 1 . Nilai output logika 0 hanya pada jika nilai semua input berlogika 0.
4. Gerbang XOR
XOR merupakan gerbang OR yang bersifat exlusif, jika input logika 1 berjumlah genap (0,2,4, dst), maka hasil output akan berlogika 0, dan jika logika 1 berjumlah ganjil (1,3,5,dst), maka hasil output berlogika 1.
5. Gerbang NAND
Gerbang NAND adalah gerbang AND yang keluarannya disambungkan ke inverter. Nilai output akan berlogika1 jika salah satu atau lebih nilai input adalah berlogika 1, dan output akan berlogika 0 jika semua input berlogika 1.
6. Gerbang NOR
Gerbang NOR adalah gerbang OR yang disambung ke inverter. Gerbang NOR akan menghasilkan keluaran logika 0 jika salah satu dari masukkan (input) bernilai logika 1 dan jika ingin mendapatkan keluaran logika 1, maka semua masukan (input) harus bernilai logika 0.. Atau dapat menngunakan prinsip pernjumlahan, kemudian di NOT kan.
7. Gerbang XNOR
Gerbang XNOR adalah gerbang XOR yang diinverterkan. Jika input logika 1 berjumlah genap (0,2,4,dst), maka hasil output berlogika 1, dan jika input logika 1-nya berjumlah ganjil (1,3,5,dst) maka hasil output berlogika 0.
8. Logics State
Logic State dapat dijadikan sebagai input yang akan memberikan logika 1 dan logika 0. Atau Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya
9. Logic Probe
Logic Probe dijadikan sebagai hasil keluaran atau output. Dimana akan menampilkan logika 0 atau logika 1
Gambar 3.1 Percobaan 2 Pada Modul De Lorenzo
- Pada Rangkaian Sederhana 1
Pada rangkaian sederhana 1( ketika B=1, D1=0, A=1, C'=0, D2=1), memiliki kondisi dimana tiap output yang masuk pada masing-masing gerbang XOR berlogika 1 dan 0. Pada gerbang logika XOR tiap inputnya ialah berlogika 1 dan 0 maka pada outputnya bernilai 1 dikarenakan kedua output berbeda (exclusive or) yaitu 0 dan 1, karena prinsip kerja dari gerbang logika XOR ini ialah ketika jumlah input berlogika 1 berjumlah ganjil (1,3,5,dst) maka outputnya berlogika 1, sebaliknya jika jumlah input berlogika 1 berjumlah genap (0,2,4,dst) maka outputnya berlogika 0.
Selanjutnya pada gerbang AND, Pada kaki 1 yakni A nilai input logikanya ialah logika 1 , pada kaki kedua yakni C', C' memiliki logika 0, dan pada kaki 3 yakni D2, nilai input logikanya ialah logika 1.Maka output yang dikeluarkan oleh gerbang AND adalah logika 0. Hal ini karena prinsip kerja gerbang AND ialah output yang dikeluarkan berlogika 1 jika semua nilai input berlogika 1 dan sebaliknya, output yang dikeluarkan berlogika 0 jika terdapat salah satu input memiliki masukan berlogika 0.
Dengan output XOR bernilai 1 dan AND logika 0, maka input yang masuk ke gerbang OR adalah logika 1 dan 0 yang menyebabkan Gerbang OR memiliki output H1 berlogika 1, dikarenakan karakteristik gerbang OR yaitu menjumlahkan semua inputnya, jadi jika 1 + 0 maka hasilnya adalah satu maka output H1 = 1
- Pada Rangkaian Sederhana 2
Pada rangkaian sederhana 1( ketika B=1, D=1, A=0, B'=1, C=1), memiliki kondisi dimana tiap output yang masuk pada masing-masing gerbang XOR berlogika 1. Pada gerbang logika XOR tiap inputnya ialah berlogika 1 dan 1 maka pada outputnya bernilai 0 dikarenakan kedua output jumlahnya genap, karena prinsip kerja dari gerbang logika XOR ini ialah ketika jumlah input berlogika 1 berjumlah ganjil (1,3,5,dst) maka outputnya berlogika 1, sebaliknya jika jumlah input berlogika 1 berjumlah genap (0,2,4,dst) maka outputnya berlogika 0.
Selanjutnya pada gerbang AND, Pada kaki 1 yakni A nilai input logikanya ialah logika 0 , pada kaki kedua yakni B', B' memiliki logika 1, dan pada kaki 3 yakni C, nilai input logikanya ialah logika 1.Maka output yang dikeluarkan oleh gerbang AND adalah logika 0. Hal ini karena prinsip kerja gerbang AND ialah output yang dikeluarkan berlogika 1 jika semua nilai input berlogika 1 dan sebaliknya, output yang dikeluarkan berlogika 0 jika terdapat salah satu input memiliki masukan berlogika 0.
Dengan output XOR bernilai 0 dan AND logika 0, maka input yang masuk ke gerbang OR adalah logika 0 dan 0 yang menyebabkan Gerbang OR memiliki output H2 berlogika 0, dikarenakan karakteristik gerbang OR yaitu menjumlahkan semua inputnya, jadi jika 0 + 0 maka hasilnya adalah 0, maka output H2 = 0
5. Video Rangkaian
[Kembali]
Video 5.1 Percobaan 2 Menggunakan Modul De Lorenzo
6. Analisa
[Kembali]
- Analisa masing masing output H1 dan H2 ketika variasi A, B, C, dan D
- Lakukan perhitungan output menggunakan persamaan H1 dan H2 yang ada pada modul dan bandingkan dengan hasil percobaan
Jawab:
7. Link Download
[Kembali]
Komentar
Posting Komentar