Postingan

Tugas Pendahuluan Modul 3 Percobaan 3 Kondisi 15

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja   5. Download File 1. Kondisi [Kembali] Percobaan 3 Kondisi 15 Buatlah rangkaian seperti gambar percobaan 3.b, ubah seluruh IC TTL dengan IC CMOS 2. Gambar Rangkaian Simulasi [Kembali] Percobaan  3 Kondisi 15 3. Video Simulasi [Kembali] 4. Prinsip Kerja [Kembali] D Flip-Flop memiliki rangkaian dalam seperti berikut: Pada kondisi 23 ini, kita misalkan clock bersifat active high (1). Ketika D berlogika 0 maka gerbang NAND yang pertama memiliki input 0 dan 1 maka outputnya bernilai 1 karena proses perkaliannya menghasilkan angka 0 dan di NOT kan menjadi 1.  Pada gerbang NAND yang kedua, input D berlogika 1 karena melewati gerbang NOT telebih dahulu sehingga nilai D yang awalnya berlogika 0 diubah menjadi logika 1, kemudian logika 1 ini masuk ke input gerbang NAND yang kedua dan dikalikan dengan clock yang berlogika 1, maka output gerbang AND yang kedua
Posting Komentar
Baca selengkapnya

Tugas Pendahuluan Modul 3 Percobaan 2 Kondisi 13

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja   5. Download File 1. Kondisi [Kembali] Percobaan 2 Kondisi 13 Buatlah rangkaian seperti gambar percobaan 2 ubah besar sumber dengan 3V dengan output seven segment common anoda 2. Gambar Rangkaian Simulasi [Kembali] Percobaan 2 Kondisi 13 3. Video Simulasi [Kembali] 4. Prinsip Kerja [Kembali] D Flip-Flop memiliki rangkaian dalam seperti berikut: Pada kondisi 23 ini, kita misalkan clock bersifat active high (1). Ketika D berlogika 0 maka gerbang NAND yang pertama memiliki input 0 dan 1 maka outputnya bernilai 1 karena proses perkaliannya menghasilkan angka 0 dan di NOT kan menjadi 1.  Pada gerbang NAND yang kedua, input D berlogika 1 karena melewati gerbang NOT telebih dahulu sehingga nilai D yang awalnya berlogika 0 diubah menjadi logika 1, kemudian logika 1 ini masuk ke input gerbang NAND yang kedua dan dikalikan dengan clock yang berlogika 1, maka
Posting Komentar
Baca selengkapnya

Laporan Akhir 2 Modul 2

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian 6. Analisa 7. Link Download 1. Jurnal [Kembali] Gambar 1.1 Data Hasil   Percobaan 2. Alat dan Bahan [Kembali] ALAT a. Modul D'Lorenzo b. Jumper BAHAN a. 74LS112 b. Switch SPDT c. VCC d. Ground e. Logic Probe     Logic Probe dijadikan sebagai hasil keluaran atau output. Dimana akan menampilkan      logika 0 atau logika 1     f. Clock      3. Rangkaian Simulasi [Kembali] Gambar 3.1 Rangkaian T  Flip-Flop Menggunakan Modul D'Lorenzo 4. Prinsip Kerja Rangkaian [Kembali]          T Flip-Flop sendiri memiliki rangkaian dalam seperti berikut:  Gambar 4.1 T Flip-Flop Pada T Flip-flop, terdapat rangkaian dalam yang berisi beberapa gerbang NAND yang dimana input T adalah sama pada kedua gerbang NAND bagian kiri, dimana pada  T Flip-flop ini yang kita variasikan adalah clocknya saja, karna input T bernilai sama pada
Posting Komentar
Baca selengkapnya

Laporan Akhir 1 Modul 2

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian 6. Analisa 7. Link Download 1. Jurnal [Kembali] Gambar 1.1 Data Hasil   Percobaan 2. Alat dan Bahan [Kembali] ALAT DAN BAHAN a. D Flip-Flop (7474) b. JK Flip-Flop (74LS112) c. Switch SPDT d. VCC e. Ground f. Logic Probe     Logic Probe dijadikan sebagai hasil keluaran atau output. Dimana akan menampilkan      logika 0 atau logika 1     g. Clock      3. Rangkaian Simulasi [Kembali] Gambar 3.1  Percobaan dengan memvariasikan nilai input B1=1 dan B0=0 dan yang lainnya don't care Gambar 3.2  Percobaan dengan memvariasikan nilai input B1=0 dan B0=1 dan yang lainnya don't care Gambar 3.3  Percobaan dengan memvariasikan nilai input B1=0 dan B0=0 dan yang lainnya don't care Gambar 3.4  Percobaan dengan memvariasikan nilai input B1=1 dan B0=1 dan yang lainnya don't care dan memvariasikan B3 yang sebagai clock
Posting Komentar
Baca selengkapnya

Tugas Pendahuluan Modul 2 Percobaan 2 Kondisi 23

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja   5. Download File 1. Kondisi [Kembali] Percobaan 2 Kondisi 23 Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=don’t care 2. Gambar Rangkaian Simulasi [Kembali] Percobaan 2 Kondisi 23 3. Video Simulasi [Kembali] 4. Prinsip Kerja [Kembali] T Flip-Flop memiliki rangkaian dalam seperti berikut:  Pada percobaan 2 kondisi 23 ini, T bernilai 1 dan clock bersifat active low.  Gerbang NAND yang pertama memiliki input 1 dan 0 maka menghasilkan output 1 dikarenakan hasil perkaliannya 0 kemudian di NOT kan menjadi logika 1. Kemudian output ini akan menjadi input di gerbang NAND yang selanjutnya. Kita anggap kaki input gerbang NAND yang pertama adalah 1 yang mana diperoleh dari output Q'. maka output Q berlogika 0. Begitu juga dengan gerbang NAND 3 input yang dibawah, memiliki input 1, 0, 0. maka setela
Posting Komentar
Baca selengkapnya

Tugas Pendahuluan Modul 2 Percobaan 1 Kondisi 19

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja   5. Download File 1. Kondisi [Kembali] Percobaan 1 Kondisi 19 Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=0, B2=don’t care, B3=don’t care, B4=don’t care, B5=don’t care, B6=don’t care led diganti logicprobe 2. Gambar Rangkaian Simulasi [Kembali] Percobaan 1 Kondisi 19 3. Video Simulasi [Kembali] 4. Prinsip Kerja [Kembali] D Flip-Flop memiliki rangkaian dalam seperti berikut: Pada kondisi 23 ini, kita misalkan clock bersifat active high (1). Ketika D berlogika 0 maka gerbang NAND yang pertama memiliki input 0 dan 1 maka outputnya bernilai 1 karena proses perkaliannya menghasilkan angka 0 dan di NOT kan menjadi 1.  Pada gerbang NAND yang kedua, input D berlogika 1 karena melewati gerbang NOT telebih dahulu sehingga nilai D yang awalnya berlogika 0 diubah menjadi logika 1, kemudia
Posting Komentar
Baca selengkapnya